技術(shù)領(lǐng)域

本發(fā)明涉及微電子及存儲(chǔ)器技術(shù)領(lǐng)域，尤其涉及一種集成標(biāo)準(zhǔn)互補(bǔ)金 屬氧化物半導(dǎo)體 (CMOS ) 工藝的金屬氧化物電阻存儲(chǔ)器及其制備方法。 背景技術(shù)

存儲(chǔ)器是一種存儲(chǔ)部件， 用來存儲(chǔ)數(shù)字信息， 其最基本的結(jié)構(gòu)是可存 儲(chǔ)二進(jìn)制 '0 ' 和 ' Γ 信息的存儲(chǔ)單元。 在半導(dǎo)體產(chǎn)業(yè)中， 存儲(chǔ)器占有舉 足輕重的地位， 在過去的幾十年里， 半導(dǎo)體存儲(chǔ)器在技術(shù)和成本控制上都 得到了長足的發(fā)展， 市場(chǎng)份額越來越大。

隨著手機(jī)、 GPS、 數(shù)碼相機(jī)和筆記本電腦等一些便攜式數(shù)碼產(chǎn)品的普 及， 用戶攜帶大容量數(shù)據(jù)的機(jī)會(huì)大大增加， 其他存儲(chǔ)介質(zhì)如磁盤、 光盤等 無法同時(shí)滿足非易失性、短小輕薄的要求， 而半導(dǎo)體非易失性存儲(chǔ)器很好 的兼顧了這兩項(xiàng)需求， 得到了飛速的發(fā)展。

非易失電阻存儲(chǔ)器件 (Resistive Switching Memory) 因?yàn)槠涓呙芏取?低成本、 可突破技術(shù)的特點(diǎn)， 在半導(dǎo)體非易失性存儲(chǔ)器中引起高度關(guān)注。 非易失電阻存儲(chǔ)器是利用存儲(chǔ)介質(zhì)的電阻在電信號(hào)作用下能夠在高阻和 低阻間可逆轉(zhuǎn)換的特性來存儲(chǔ)信息的， 存儲(chǔ)介質(zhì)可以有很多種， 包括二元 或多元金屬氧化物， 甚至有機(jī)物。 其中， 二元金屬氧化物由于易于不含有 對(duì)常規(guī) CMOS工藝會(huì)造成污染的元素、 低功耗等特性而格外受到關(guān)注。

非易失電阻存儲(chǔ)器件中的電阻存儲(chǔ)單元必須與其它的外圍電路制造 在一起才能應(yīng)用，因此在制造中必須考慮怎樣將構(gòu)成非易失電阻存儲(chǔ)器件 中電阻存儲(chǔ)單元的二元金屬氧化物制備方法與常規(guī) CMOS工藝集成在一 起， 以追求成本的最小化。 發(fā)明內(nèi)容

有鑒于此， 本發(fā)明的主要目的在于提供一種工藝簡(jiǎn)便、 成本低廉、 效 果優(yōu)越的集成標(biāo)準(zhǔn) CMOS工藝的金屬氧化物電阻存儲(chǔ)器及其制備方法。

為達(dá)到上述目的，本發(fā)明提供了一種制備金屬氧化物電阻存儲(chǔ)器的方 法， 包括： 在 MOS器件中形成鎢栓塞下電極; 在鎢栓塞下電極上依次形 成蓋帽層、 第一介質(zhì)層和刻蝕阻擋層; 刻蝕該刻蝕阻擋層、 第一介質(zhì)層和 蓋帽層形成第一層金屬布線溝槽;在該第一層金屬布線溝槽中依次生長金 屬氧化物材料、 上電極材料和擴(kuò)散阻擋層 /仔晶銅 /電鍍銅復(fù)合層; 采用化 學(xué)機(jī)械拋光方法去除多余的上電極材料和擴(kuò)散阻擋層 /仔晶銅 /電鍍銅復(fù)合 層， 同時(shí)形成位于所述的第一介質(zhì)層孔洞中的存儲(chǔ)結(jié)構(gòu)和第一層金屬布 線; 進(jìn)行后續(xù)工藝， 完成金屬氧化物電阻存儲(chǔ)器的制備。

上述方案中， 所述在 MOS 器件中形成鎢栓塞下電極是采用標(biāo)準(zhǔn) CMOS工藝形成鎢栓塞下電極， 具體包括： 通過光刻、 刻蝕在 MOS器件 上方形成鎢栓塞孔洞; 沉積擴(kuò)散阻擋層 Ti/TiN， 厚度范圍為 3nm?50nm; 用 PECVD鎢將孔洞填滿， 鎢厚度為 50 nm?5000nm; 經(jīng)過化學(xué)機(jī)械拋光， 形成鎢栓塞下電極。

上述方案中， 所述在鎢栓塞下電極上依次形成蓋帽層、第一介質(zhì)層和 刻蝕阻擋層采用 PECVD的方法實(shí)現(xiàn)，其中，蓋帽層采用 SiN、 SiON、 SiCN、 SiC或 SiOC， 厚度為 5 nm~100 nm; 第一介質(zhì)層采用低 k介質(zhì)材料 Si02、 摻 F或 C的 Si02、 多孔 Si02或 SiOC, 厚度為 50腦? 5000腿; 刻蝕阻擋 層采用 Si3N4、 SiON或 SiCN， 厚度為 5 nm?1.00 nm。

上述方案中， 所述刻蝕該刻蝕阻擋層、第一介質(zhì)層和蓋帽層形成第一 層金屬布線溝槽， 具體包括： 采用掩模版光刻、 曝光后， 形成第一層金屬 線溝槽的圖形，然后通過干法刻蝕去除圖形區(qū)的刻蝕阻擋層和第一層間介 質(zhì)， 刻蝕停止于蓋帽層， 形成溝槽; 采用濕法或干法灰化去除光刻膠， 在 去除光刻膠時(shí)， 鎢栓塞表面由蓋帽層保護(hù); 采用千法刻蝕打開蓋帽層， 將 鎢栓塞下電極暴露， 經(jīng)過濕法清洗， 形成第一層金屬布線溝槽。

上述方案中，所述在該第一層金屬布線溝槽中依次生長金屬氧化物材 料、 上電極材料和擴(kuò)散阻擋層 /仔晶銅 /電鍍銅復(fù)合層的步驟中， 生長金屬 氧化物材料采用 ALCVD、 反應(yīng)濺射、 PECVD、 熱蒸發(fā)、 電子束蒸或 PLD 方法實(shí)現(xiàn)， 或者先通過 ALCVD、 PVD、 PECVD, 熱蒸發(fā)、 電子束蒸或 PLD方法生長金屬薄層，再通過熱氧化或等離子體氧化實(shí)現(xiàn)。所述金屬氧 化物材料作為金屬氧化物存儲(chǔ)介質(zhì)層，采用完全化學(xué)劑量比或非完全化學(xué) 計(jì)量比的單層基體材料 HfO、 ZrO、 CuO、 A10、 TiO、 TaO、 WO、 MnO、 NiO、 ZnO、 SiO、 CoO、 YO、 MgO、 FeO、 PCMO、 STO或 SZO， 或者 是上述單層基體材料的雙層或多層的復(fù)合層材料。

上述方案中，所述在該第一層金屬布線溝槽中依次生長金屬氧化物材 料、 上電極材料和擴(kuò)散阻擋層 /仔晶銅 /電鍍銅復(fù)合層的步驟中， 生長上電 極材料采用 ALCVD、 應(yīng)濺射、 PECVD、 熱蒸發(fā)、 電子束蒸發(fā)或 PLD方 法實(shí)現(xiàn)。 所述上電極材料采用具有導(dǎo)電性質(zhì)的材料 Al、 W、 Pt、 Cu、 Au、 Zr、 Ni、 Ti、 TiN、 Ta、 TaN、 Co和 Hf中的任意一種， 或者任意兩種構(gòu)成 的復(fù)合雙層結(jié)構(gòu)， 或者導(dǎo)電材料 Ru、 TiSiN WNX、 WNxCy或 TiZr/TiZrN。

上述方案中，所述在該第一層金屬布線溝槽中依次生長金屬氧化物材 料、 上電極材料和擴(kuò)散阻擋層 /仔晶銅 /電鍍銅復(fù)合層的步驟中， 生長擴(kuò)散 阻擋層 /仔晶銅 /電鍍銅復(fù)合層采用 ALCVD、 應(yīng)濺射、 PECVD、 熱蒸發(fā)、 電子束蒸發(fā)或 PLD方法實(shí)現(xiàn)。 所述擴(kuò)散阻擋層材料可以為 Ta、 TaN、 Ti、 TiN、 Ru， TiSiN、 WNX、 WNxCy、 TiZr、 TiZr或者其中兩者的復(fù)合層。 仔 晶銅的厚度為 3ηπ!? 50nm， 電鍍銅的厚度為 200nm?5000nm。 該方法在生 長擴(kuò)散阻擋層 /仔晶銅 /電鍍銅復(fù)合層后， 進(jìn)一步對(duì)該擴(kuò)散阻擋層 /仔晶銅 / 電鍍銅復(fù)合層進(jìn)行退火， 以增大銅的晶粒。

上述方案中，所述采用化學(xué)機(jī)械拋光方法去除多余的上電極材料和擴(kuò) 散阻擋層 /仔晶銅 /電鍍銅復(fù)合層， 同時(shí)形成位于所述的第一介質(zhì)層孔洞中 的存儲(chǔ)結(jié)構(gòu)和第一層金屬布線的步驟中， 拋光停止于所述的第一介質(zhì)層， 以同時(shí)形成位于所述的第一介質(zhì)層孔洞中的存儲(chǔ)結(jié)構(gòu)和第一層金屬布線。

上述方案中， 所述進(jìn)行后續(xù)工藝完成金屬氧化物電阻存儲(chǔ)器的制備， 采用常規(guī)的大馬士革銅互連工藝實(shí)現(xiàn)， 具體包括： 在拋光后的樣品表面制 作介質(zhì)層， 然后在介質(zhì)層中開出溝槽和通孔， 開出通孔的位置在存儲(chǔ)器的 上電極上方以及需要與引出連接線的器件上方， 接下來沉積阻擋層、籽晶 層、 電化學(xué)方法鍍銅、 退火、 化學(xué)機(jī)械拋光、 沉積蓋帽， 完成引線制作。

為達(dá)到上述目的，本發(fā)明還提供了一種利用上述方法制備的金屬氧化 物電阻存儲(chǔ)器， 包括： 鎢栓塞下電極; 在所述鎢栓塞下電極上方形成的第 一層金屬布線溝槽;在該第一層金屬布線溝槽中依次生長的金屬氧化物材 料、 上電極材料和擴(kuò)散阻擋層 /仔晶銅 /電鍍銅復(fù)合層; 以及去除多余的上 電極材料和擴(kuò)散阻擋層 /仔晶銅 /電鍍銅復(fù)合層， 同時(shí)形成的存儲(chǔ)結(jié)構(gòu)和第 一層金屬布線。

上述方案中，所述鎢栓塞下電極是在 MOS器件中采用標(biāo)準(zhǔn) CMOS工 藝形成的。

上述方案中，所述第一層金屬布線溝槽是在鎢栓塞下電極上依次形成 蓋帽層、 第一介質(zhì)層和刻蝕阻擋層， 并刻蝕該刻蝕阻擋層、 第一介質(zhì)層和 蓋帽層形成的。

上述方案中， 所述刻蝕該刻蝕阻擋層、 第一介質(zhì)層和蓋帽層， 是采用 掩模版光刻、 曝光后， 形成第一層金屬線溝槽的圖形， 然后通過千法刻蝕 去除圖形區(qū)的刻蝕阻擋層和第一層間介質(zhì)，刻蝕停止于蓋帽層，形成溝槽; 再采用濕法或干法灰化去除光刻膠， 在去除光刻膠時(shí)， 鎢栓塞表面由蓋帽 層保護(hù); 并采用干法刻蝕打開蓋帽層， 將鎢栓塞下電極暴露， 經(jīng)過濕法清 洗， 形成第一層金屬布線溝槽。

上述方案中， 所述金屬氧化物材料作為金屬氧化物存儲(chǔ)介質(zhì)層， 采用 完全化學(xué)劑量比或非完全化學(xué)計(jì)量比的單層基體材料 HfO、 ZrO、 CuO、 A10、 TiO、 TaO、 WO、 MnO、 NiO、 ZnO、 SiO、 CoO、 YO、 MgO、 FeO、 PCMO、 STO或 SZO，或者是上述單層基體材料的雙層或多層的復(fù)合層材 料; 所述上電極材料采用具有導(dǎo)電性質(zhì)的材料 Al、 W、 Pt、 Cu、 Au、 Zr、 Ni、 Ti、 TiN、 Ta、 TaN、 Co和 Hf中的任意一種， 或者任意兩種構(gòu)成的復(fù) 合雙層結(jié)構(gòu)， 或者導(dǎo)電材料 Ru、 TiSiN、 WNX、 WNxCy或 TiZr/TiZrN; 擴(kuò) 散阻擋層 /仔晶銅 /電鍍銅復(fù)合層中擴(kuò)散阻擋層采用 Ta、 TaN、 Ti、 TiN、 Ru， TiSiN、 WNX、 WNxCy、 TiZr、 TiZr或者其中兩者的復(fù)合層。

上述方案中，所述第一層金屬布線和所述存儲(chǔ)結(jié)構(gòu)中的金屬氧化物材 料及上電極， 通過化學(xué)機(jī)械拋光一次形成。

從上述技術(shù)方案可以看出， 本發(fā)明具有以下有益效果：

1、 本發(fā)明提供的金屬氧化物電阻存儲(chǔ)器及其制備方法， 以鎢栓塞作 為下電極， Cu擴(kuò)散阻擋層或電極材料 /擴(kuò)散阻擋層復(fù)合層作為上電極， 上 電極圖形與第一層金屬布線用 CMP—次形成。 整個(gè)電阻存儲(chǔ)器單元制作 過程無需增加額外掩膜和光刻步驟， 成本低廉， 同時(shí)也可避免存儲(chǔ)器件電 阻有片間不均勻性和批間不均勻性的問題， 提高存儲(chǔ)性能的可靠性。

2、 本發(fā)明提供的金屬氧化物電阻存儲(chǔ)器及其制備方法， 上電極材料 和第一層金屬布線是 CMP—次形成的， 因此無需額外曝光步驟或增加掩 膜版， 工藝簡(jiǎn)單， 同時(shí)在后續(xù)的工藝過程中， 以第一層金屬布線為存儲(chǔ)介 質(zhì)的保護(hù)層， 使得工藝步驟不會(huì)直接作用于存儲(chǔ)介質(zhì)上， 此外即使第一層 金屬布線遇后續(xù)工藝步驟的攻擊發(fā)生厚度等的變化， 作為良導(dǎo)體， 其電阻 也不會(huì)有大的變化，不會(huì)導(dǎo)致整個(gè)存儲(chǔ)器件的電阻產(chǎn)生片間不均勻或批間 不均勻的情況， 從而避免引發(fā)存儲(chǔ)性能可靠性下降的問題。 附圖說明

圖 1是依照本發(fā)明實(shí)施例經(jīng)過常規(guī)的 CMOS工藝， 進(jìn)行到鎢栓塞下 電極制作結(jié)束后的剖面圖。

圖 2是依照本發(fā)明實(shí)施例在鎢栓塞下電極上方依次沉積蓋帽層 201a、 第一介質(zhì)層 101和刻蝕阻擋層 201b后的剖面圖。

圖 3是依照本發(fā)明實(shí)施例溝槽圖形刻蝕至蓋帽層 201a， 去除光刻膠 后的剖面圖。

圖 4是依照本發(fā)明實(shí)施例刻蝕打開蓋帽層 201a后的剖面圖。

圖 5是依照本發(fā)明實(shí)施例依次沉積金屬氧化物材料 400、 上電極材料 500、 銅擴(kuò)散阻擋層 /仔晶銅 /電鍍銅 600后的示意圖。

圖 6 是依照本發(fā)明實(shí)施例化學(xué)機(jī)械拋光后形成圖形化金屬氧化物 401， 上電極 501及第一層金屬布線金屬連線 601后的示意圖。

圖 7為依照本發(fā)明另一實(shí)施例集成標(biāo)準(zhǔn) CMOS工藝形成的金屬氧化 物電阻存儲(chǔ)器的結(jié)構(gòu)示意圖。 具體實(shí)施方式

為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白， 以下結(jié)合具體實(shí) 施例， 并參照附圖， 對(duì)本發(fā)明進(jìn)一步詳細(xì)說明。

圖 1至圖 6是根據(jù)本發(fā)明的一個(gè)實(shí)施例制備金屬氧化物電阻存儲(chǔ)器的 剖面示意圖， 示出了采用將電阻存儲(chǔ)器與標(biāo)準(zhǔn) CMOS工藝集成并形成于 鎢栓塞上方來制備金屬氧化物電阻存儲(chǔ)器的工藝方法。但本發(fā)明制備金屬 氧化物電阻存儲(chǔ)器的工藝方法并不限于該實(shí)施例。

如圖 1所示， 圖 1展示了采用常規(guī)的 CMOS工藝完成鎢栓塞下電極 制作后的剖面圖。 PMD層 100是第一層布線與 MOS器件之間的介質(zhì)層， 它可以是摻磷的氧化硅 PSG等介質(zhì)材料。 鎢栓塞下電極 300連接第一層 布線與 MOS器件， 同時(shí)也作為電阻存儲(chǔ)器的下電極。圖 1中 PMD層 100 以下部分為前端工藝形成的 CMOS邏輯器件。

圖 1中， 采用常規(guī)的 CMOS工藝制作鎢栓塞， 在圖 1所示的鎢栓塞 下電極制作完成后， 本實(shí)施例將電阻存儲(chǔ)器與標(biāo)準(zhǔn) CMOS工藝集成并形 成于鎢栓塞下電極上方來制備金屬氧化物電阻存儲(chǔ)器的工藝步驟開始執(zhí) 行。 其中， 所述采用常規(guī)的 CMOS工藝制作鎢栓塞具體包括： 通過光刻、 刻蝕在 MOS器件上方形成鎢栓塞孔洞; 沉積擴(kuò)散阻擋層 Ti/TiN， 厚度范 圍為 3nm?50nm; 采用 PECVD工藝在鎢栓塞孔洞中沉積鎢， 將鎢栓塞孔 洞填滿， 鎢厚度為 50 nm?5000nm; 經(jīng)過化學(xué)機(jī)械拋光， 形成鎢栓塞下電 圖 2示出了本實(shí)施例制備金屬氧化物電阻存儲(chǔ)器的起始步驟，即在鎢 栓塞下電極上方依次沉積蓋帽層 201a、第一介質(zhì)層 101和刻蝕阻擋層 201b 后的剖面圖。 蓋帽層 201a可以為 SiN， SiON, SiCN, SiC, SiOC等材料， 主要起銅的擴(kuò)散阻擋作用和防止銅的電遷移等作用， 厚度為 5 nm?100 nm。 第一介質(zhì)層 101可以為 Si02， 或者摻 F或 C的 Si02， 或者多孔 Si02 或 SiOC等低 k介質(zhì)材料， 厚度為 50 nm?5000 nm?？涛g阻擋層 201b可以 為 Si.3N4、 SiON, SiCN等， 厚度為 5 nm?100 nm。

圖 3示出了采用掩模版光刻、曝光后，形成第一層金屬線溝槽的圖形， 然后再通過干法刻蝕去除圖形區(qū)的刻蝕阻擋層 201b、 第一層間介質(zhì) 101， 刻蝕停止于蓋帽層 201a， 形成溝槽 701， 該溝槽 701經(jīng)過光刻、 干法或濕 法刻蝕后形成; 之后采用濕法或干法灰化去除光刻膠， 最后形成圖 3所示 的結(jié)構(gòu)。 參考圖 3， 圖 3所示的結(jié)構(gòu)為溝槽圖形刻蝕至蓋帽層 201a， 去除 光刻膠后的剖面圖， 在去除光刻膠時(shí)， 鎢栓塞下電極表面由蓋帽層保護(hù)。

圖 4為在圖 3的基礎(chǔ)上進(jìn)一步刻蝕打開蓋帽層 201a后的剖面圖， 打 開蓋帽層后， 將鎢栓塞下電極暴露。 參考圖 4， 干法刻蝕第一層金屬布線 溝槽 701 中的蓋帽層 201a， 暴露出鎢栓塞下電極 300經(jīng)過濕法清洗， 最 終形成第一層金屬布線溝槽 700。

圖 5為在圖 4所示的結(jié)構(gòu)上依次生長金屬氧化物材料 400、 上電極材 料 500、擴(kuò)散阻擋層 /仔晶銅 /電鍍銅復(fù)合層 600后的示意圖。 參考圖 5， 在 暴露出鎢栓塞下電極 300的溝槽 700中生長金屬氧化物材料 400， 該金屬 氧化物材料作為金屬氧化物存儲(chǔ)介質(zhì)層，其可以采用完全化學(xué)劑量比或非 完全化學(xué)計(jì)量比的單層基體材料 HfO、 ZrO、 CuO、 A10、 TiO、 TaO、 WO、 5 MnO、 NiO、 ZnO、 SiO、 CoO、 YO、 MgO、 FeO、 PCMO、 STO或 SZO， 或者是上述單層基體材料的雙層或多層的復(fù)合層材料。其制備方法可以采 用 ALCVD、 反應(yīng)濺射、 PECVD、 熱蒸發(fā)、 電子束蒸或 PLD方法實(shí)現(xiàn)， 或者先通過 ALCVD、 PVD、 PECVD、 熱蒸發(fā)、 電子束蒸或 PLD方法生 長金屬薄層， 再通過熱氧化或等離子體氧化實(shí)現(xiàn)。

10 之后在金屬氧化物材料 400上生長電阻存儲(chǔ)器的上電極材料 500， 其 制備方法可以采用 ALCVD、 應(yīng)濺射、 PECVD、 熱蒸發(fā)、 電子束蒸發(fā)或 PLD方法實(shí)現(xiàn)。 該上電極材料 500可以采用具有導(dǎo)電性質(zhì)的材料 Al、 W、 Pt、 Cu、 Au、 Zr、 Ni、 Ti、 TiN、 Ta、 TaN、 Co和 Hf 中的任意一種， 或 者任意兩種構(gòu)成的復(fù)合雙層結(jié)構(gòu)， 或是其它起到同樣作用的導(dǎo)電材料， 如 i s Ru、TiSiN、 WNX、 WNxCy、TiZr/TiZrN等，上電極材料 500的厚度為 5 nm?50 nm。

然后在上電極材料 500上生長擴(kuò)散阻擋層 /仔晶銅 /電鍍銅復(fù)合層 600， 作為第一層金屬布線金屬連線。該復(fù)合層 600中， 擴(kuò)散阻擋層一般可以為 Ta、 TaN、 Ti、 TiN、 Ru， TiSiN、 WNX、 WNxCy、 TiZr、 TiZr或者其中兩 0 者的復(fù)合層， 其厚度為 5 ηιτ!? 50 nm。 仔晶銅的厚度為 3nm?50nm， 電鍍 銅的厚度為 200nm?5000nm。擴(kuò)散阻擋層、仔晶銅和電鍍銅采用 ALCVD、 應(yīng)濺射、 PECVD、 熱蒸發(fā)、 電子束蒸發(fā)或 PLD方法實(shí)現(xiàn)。 然后可以進(jìn)一 步對(duì)該仔晶銅 /電鍍銅復(fù)合層進(jìn)行退火， 以增大銅的晶粒。

圖 6為化學(xué)機(jī)械拋光后形成圖形化金屬氧化物材料 400， 上電極材料 25 500 及第一層金屬布線金屬連線 (即擴(kuò)散阻擋層 /仔晶銅 /電鍍銅復(fù)合層) 600后的示意圖。 參考圖 6， 通過 CMP， 一次完成第一層金屬布線、 上電 極材料 500及金屬氧化物材料 400的圖形化過程。

圖 6中， PMD層 100形成于 MOS器件之上，它可以是摻磷的氧化硅 PSG等介質(zhì)材料， 在 PMD層 100中形成鎢栓塞 300， 鎢栓塞 300連接第 30 一層銅引線和 MOS管源極或者漏極， 同時(shí)也作為電阻存儲(chǔ)器的下電極。 PMD層 100上形成的第一層刻蝕終止層 201a， 可以為 Si3N4、 SiON、 SiCN、 SiN、 SiON、 SiCN、 SiC、 SiOC 等材料， 主要起銅的擴(kuò)散阻擋作 用和防止銅的電遷移等作用， 厚度為 5 nm-100 nm。 第一層刻蝕終止層 201a上形成的第一層層間介質(zhì)層 101，可以為 Si02，或者慘 F或 C的 Si02， 或者多孔 Si02、 SiOC等低 k介質(zhì)材料， 厚度為 50 nm~5000 nm。 圖形化 后的金屬氧化物材料 400可以為 HfOx， ZrOx， CuxO， A10x， TiOx， TaOx， WOx， MnOx， NiOx， SiOx, MgO， FeOx, PCMO, STO等金屬氧化物材 料。其制備方法可以為 ALCVD, 反應(yīng)濺射， PECVD、熱蒸發(fā)、 電子束蒸、 PLD等方法;也可以先沉積一金屬薄層，再通過熱氧化或等離子體氧化形 成金屬氧化物存儲(chǔ)介質(zhì)。

擴(kuò)散阻擋層 /仔晶銅 /電鍍銅復(fù)合層 600中的擴(kuò)散阻擋層作為防止銅擴(kuò) 散的擴(kuò)散阻擋層， 可以為 Ta、 TaN、 Ta/TaN復(fù)合層或是 Ti/TiN復(fù)合層， 或是其它起到同樣作用的導(dǎo)電材料， 如 Ru、 TiSiN、 WNX、 WNxCy、 TiZr/TiZrN等。 形成于第一層介質(zhì)層 101溝槽中的第一層金屬布線 600， 即銅引線， 與電阻存儲(chǔ)器的上電極通過 CMP同時(shí)形成。

與上述實(shí)施例類似， 在圖 7所示的另一實(shí)施例中， 電阻存儲(chǔ)器的上電 極材料可以采用除擴(kuò)散阻擋層外的其他金屬材料 502， 如具有導(dǎo)電性質(zhì)的 材料 Al、 W、 Pt、 Cu、 Au、 Zr、 Ni、 Ti、 TiN、 Ta、 TaN、 Co和 Hf中的 任意一種， 或者任意兩種構(gòu)成的復(fù)合雙層結(jié)構(gòu)， 在金屬氧化物沉積后、 擴(kuò) 散阻擋層生長前， 通過 ALCVD, PECVD, 磁控濺射， 電子束蒸發(fā)， PLD 等方法制備形成。

至此， 第一層銅布線及氧化物存儲(chǔ)單元已經(jīng)形成， 然后采用常規(guī)的大 馬士革銅互連工藝進(jìn)行后續(xù)步驟， 完成金屬氧化物電阻存儲(chǔ)器的制備。其 中， 所述采用常規(guī)的大馬士革銅互連工藝進(jìn)行后續(xù)步驟， 具體包括： 在拋 光后的樣品表面制作介質(zhì)層， 然后在介質(zhì)層中開出溝槽和通孔， 開出通孔 的位置在存儲(chǔ)器的上電極上方以及需要與引出連接線的器件上方，接下來 沉積阻擋層、籽晶層、 電化學(xué)方法鍍銅、退火、化學(xué)機(jī)械拋光、沉積蓋帽， 完成引線制作。

由此可見， 本發(fā)明提供的這種集成標(biāo)準(zhǔn) CMOS工藝制備的金屬氧化 物電阻存儲(chǔ)器， 包括以下各組成部分： 鎢栓塞下電極; 在所述鎢栓塞下電 極上方形成的第一層金屬布線溝槽;在該第一層金屬布線溝槽中依次生長 的金屬氧化物材料、 上電極材料和擴(kuò)散阻擋層 /仔晶銅 /電鍍銅復(fù)合層; 以 及去除多余的上電極材料和擴(kuò)散阻擋層 /仔晶銅 /電鍍銅復(fù)合層， 同時(shí)形成 的存儲(chǔ)結(jié)構(gòu)和第一層金屬布線。

其中， 鎢栓塞下電極是在 MOS器件中采用標(biāo)準(zhǔn) CMOS工藝形成的。 第一層金屬布線溝槽是在鎢栓塞下電極上依次形成蓋帽層、第一介質(zhì)層和 刻蝕阻擋層， 并刻蝕該刻蝕阻擋層、 第一介質(zhì)層和蓋帽層形成的。 刻蝕該 刻蝕阻擋層、 第一介質(zhì)層和蓋帽層， 是采用掩模版光刻、 曝光后， 形成第 一層金屬線溝槽的圖形，然后通過干法刻蝕去除圖形區(qū)的刻蝕阻擋層和第 一層間介質(zhì)， 刻蝕停止于蓋帽層， 形成溝槽; 再采用濕法或干法灰化去除 光刻膠， 在去除光刻膠時(shí)， 鎢栓塞表面由蓋帽層保護(hù); 并采用干法刻蝕打 開蓋帽層， 將鎢栓塞下電極暴露， 經(jīng)過濕法清洗， 形成第一層金屬布線溝

1曰。

金屬氧化物材料作為金屬氧化物存儲(chǔ)介質(zhì)層，采用完全化學(xué)劑量比或 非完全化學(xué)計(jì)量比的單層基體材料 HfO、 ZrO、 CuO、 A10、 TiO、 TaO、 WO、 MnO、 NiO、 ZnO、 SiO、 CoO、 YO、 MgO、 FeO、 PCMO、 STO或 szo， 或者是上述單層基體材料的雙層或多層的復(fù)合層材料。

上電極材料采用具有導(dǎo)電性質(zhì)的材料 Al、 W、 Pt、 Cu、 Au、 Zr、 Ni、 Ti、 TiN、 Ta、 TaN、 Co和 Hf中的任意一種， 或者任意兩種構(gòu)成的復(fù)合雙 層結(jié)構(gòu)， 或者導(dǎo)電材料 Ru、 TiSiN、 WNX、 WNxCy或 TiZr/TiZrN。

擴(kuò)散阻擋層 /仔晶銅 /電鍍銅復(fù)合層中擴(kuò)散阻擋層采用 Ta、 TaN、 Ti、 TiN、 R.u， TiSiN、 WNX、 WNxCy、 TiZr、 TiZr或者其中兩者的復(fù)合層。

第一層金屬布線和所述存儲(chǔ)結(jié)構(gòu)中的金屬氧化物材料及上電極，通過 化學(xué)機(jī)械拋光一次形成。

以上所述的具體實(shí)施例， 對(duì)本發(fā)明的目的、技術(shù)方案和有益效果進(jìn)行 了進(jìn)一步詳細(xì)說明， 所應(yīng)理解的是， 以上所述僅為本發(fā)明的具體實(shí)施例而 己， 并不用于限制本發(fā)明， 凡在本發(fā)明的精神和原則之內(nèi)， 所做的任何修 改、 等同替換、 改進(jìn)等， 均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。